

Fundamentos de Computadores

1º curso del Grado en Ingeniería Informática

Tema 3

Análisis y diseño de circuitos combinacionales



*Departamento de Ingeniería Electrónica,
de Sistemas Informáticos y Automática*

Tema 3. Análisis y diseño de circuitos combinacionales

Introducción a los circuitos combinacionales

Los **circuitos combinacionales** son aquellos en los que en cada instante, el estado lógico de su salida depende única y exclusivamente del valor actual de sus entradas.

Problemas dentro de la Electrónica

- **Análisis:** El análisis de un circuito electrónico es el proceso mediante el cual se determina el comportamiento y la funcionalidad que presenta el mismo.
- **Diseño:** El diseño o síntesis de un circuito electrónico es el proceso a seguir para su obtención a partir de un comportamiento y una funcionalidad previamente establecidos.

Modos de abordar los problemas


- **Técnicas algebraicas.**
 - **Cálculos manuales.**
 - **Sistemas de baja complejidad.**
- **Simulación.**
 - **Es la técnica más usada.**
 - **Tipos de herramientas usadas.**
 - **Herramientas de análisis.**
 - **Herramientas de síntesis.**
- **Emulación.**
 - **Construcción de un prototipo.**
 - **Es la forma más fiable de comprobar el funcionamiento de un sistema.**

Tema 3. Análisis y diseño de circuitos combinacionales

Análisis estacionario de circuitos combinacionales con puertas lógicas

El funcionamiento de los circuitos combinacionales consiste en una constante alternancia entre dos estados: el **estado transitorio** y el **estado estacionario**.

- Estado transitorio:
 - Comienza cuando cambia alguna variable de entrada.
 - Finaliza cuando las salidas se estabilizan.
- Estado estacionario.
 - Comienza cuando las salidas se estabilizan.
 - Termina cuando cambia alguna variable de entrada.




Tema 3. Análisis y diseño de circuitos combinacionales

Análisis estacionario de circuitos combinacionales con puertas lógicas

El **análisis estacionario** de un circuito combinacional permite averiguar la funcionalidad del mismo, es decir, los valores que tomarán las salidas para cada una de las combinaciones de las variables de entrada, una vez finalizado el régimen transitorio.

Esta funcionalidad puede representarse mediante una **expresión algebraica** o mediante una **tabla de verdad**.

Una forma de realizar el análisis estacionario consiste en partir desde las variables de entrada e ir etiquetando los distintos nodos con la función lógica que realizan, hasta llegar a la salida. Para cada uno de los nodos, la expresión correspondiente se obtendrá sustituyendo en la fórmula de la puerta cuya salida es dicho nodo, las expresiones lógicas de las señales aplicadas a sus entradas. Procediendo de este modo, la expresión lógica del circuito será la etiqueta del nodo de salida.



C	B	A	N_1	N_2	N_3	N_4	F
0	0	0	0	1	1	1	1
0	0	1	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	1	1	0	1	0	1
1	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0
1	1	0	0	0	0	0	0
1	1	1	1	0	0	0	1

Tema 3. Análisis y diseño de circuitos combinacionales

Diseño de circuitos combinacionales con puertas lógicas

El problema de **diseño** o **síntesis** de un sistema combinacional consiste en obtener un circuito que cumpla unas determinadas especificaciones, tanto funcionales como de comportamiento.

Metodología de diseño de circuitos combinaciones sencillos

Los pasos a seguir para el diseño de circuitos combinacionales con puertas lógicas son los siguientes:

- A partir de las especificaciones de diseño representar la tabla de verdad.
- Extraer de la tabla de verdad las expresiones canónicas numéricas.
- Obtener la expresión mínima del sistema mediante uno de los métodos existentes.
- Realizar en las expresiones mínimas las modificaciones necesarias.
- Representar el diagrama lógico del sistema.
- Implementar el sistema.

Obtención de la tabla de verdad y de las expresiones canónicas

Ejemplo: Para abrir una caja fuerte se dispone de tres llaves, de tal modo que la caja se abrirá si:

- Están giradas A y B, independientemente de si lo está C.
- Estando girada C, también estén giradas A o B, o ambas.

$$F(C, B, A) = \bar{C}BA + C\bar{B}A + CBA\bar{A} + CBA = m_3 + m_5 + m_6 + m_7 = \sum_3(3, 5, 6, 7)$$

$$F(C, B, A) = (C+B+A) \cdot (C+B+\bar{A}) \cdot (C+\bar{B}+A) \cdot (\bar{C}+B+A) = M_0 \cdot M_1 \cdot M_2 \cdot M_4 = \prod_3(0, 1, 2, 4)$$

	C	B	A	F (C, B, A)
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	1
4	1	0	0	0
5	1	0	1	1
6	1	1	0	1
7	1	1	1	1

Diseño de circuitos combinacionales con puertas lógicas (Minimización de funciones completamente especificadas)

La simplificación o minimización de funciones lógicas tiene por objeto obtener funciones con:

- **El menor número de términos:** Para que en la implementación de la función se necesiten menos puertas lógicas.
- **El menor número de variables en cada término:** Para que las puertas lógicas empleadas posean menos entradas.

Métodos de simplificación más usuales

- **SIMPLIFICACIÓN ALGEBRAICA**

Uno de los métodos de simplificación posibles es la simplificación algebraica. Aunque no es un método propiamente dicho, aplicando los postulados y teoremas del Álgebra de Boole podemos obtener una versión simplificada de la función, aunque sin garantías de que la expresión obtenida sea la óptima.

$$F(C, B, A) = \bar{C}BA + C\bar{B}A + CB\bar{A} + CBA$$

$$F(C, B, A) = BA + CA + CB$$

- **SIMPLIFICACIÓN TABULAR**

- Este tipo de simplificación se lleva a cabo mediante tablas y mapas que representan a la tabla de verdad.
- Es útil para funciones de hasta 5 variables.
- El método tabular más empleado es el MAPA DE KARNAUGH, que garantiza la máxima simplificación posible.

- **SIMPLIFICACIÓN NUMÉRICA O DE QUINE McCLUSKEY**

- El método numérico permite escoger entre todas las simplificaciones posibles de una función, aquella que pueda ser implementada con el menor número de elementos.
- Garantiza la máxima simplificación posible y se usa para funciones con muchas variables y/o multisalidas.
- Es apropiado para ser llevado a cabo mediante un programa de ordenador, más que para su ejecución manual.

Tema 3. Análisis y diseño de circuitos combinacionales


Diseño de circuitos combinacionales con puertas lógicas (Minimización de funciones completamente especificadas)

Método de Karnaugh


Permite la simplificación de funciones mediante un mapa en el que cada cuadro o celda representa a una línea de la tabla de verdad de la función, es decir, a un minitérmino o a un maxitérmino.

La principal característica de estos mapas es que las celdas adyacentes físicamente (las que comparten un lado) se corresponden con términos adyacentes lógicamente, es decir, que difieren en el estado de una única variable.

	D	C	B	A	F (D, C, B, A)
0	0	0	0	0	F (0, 0, 0, 0)
1	0	0	0	1	F (0, 0, 0, 1)
2	0	0	1	0	F (0, 0, 1, 0)
3	0	0	1	1	F (0, 0, 1, 1)
4	0	1	0	0	F (0, 1, 0, 0)
5	0	1	0	1	F (0, 1, 0, 1)
6	0	1	1	0	F (0, 1, 1, 0)
7	0	1	1	1	F (0, 1, 1, 1)
8	1	0	0	0	F (1, 0, 0, 0)
9	1	0	0	1	F (1, 0, 0, 1)
10	1	0	1	0	F (1, 0, 1, 0)
11	1	0	1	1	F (1, 0, 1, 1)
12	1	1	0	0	F (1, 1, 0, 0)
13	1	1	0	1	F (1, 1, 0, 1)
14	1	1	1	0	F (1, 1, 1, 0)
15	1	1	1	1	F (1, 1, 1, 1)



Adyacencias de la celda 5 en un mapa de Karnaugh de cuatro variables



Tema 3. Análisis y diseño de circuitos combinacionales

Diseño de circuitos combinacionales con puertas lógicas (Minimización de funciones completamente especificadas)

Método de Karnaugh

En las siguientes figuras se muestran los mapas de Karnaugh para funciones de dos, tres y cuatro variables de entrada, siendo el orden de las variables en la tabla de verdad el siguiente: **DCBA**.

B \ A	0	1
	0	1
0	0	1
1	2	3

C \ BA	00	01	11	10
	0	1	3	2
0	0	1	3	2
1	4	5	7	6

DC \ BA	00	01	11	10
	0	1	3	2
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

Tema 3. Análisis y diseño de circuitos combinacionales

Diseño de circuitos combinacionales con puertas lógicas (Minimización de funciones completamente especificadas)

Obtención de la expresión mínima disyuntiva por el método de Karnaugh

Para obtener la expresión mínima disyuntiva por el método de Karnaugh deben seguirse los siguientes pasos:


- Representar el mapa de Karnaugh adecuado según el número de variables de entrada de la función.
- Indicar sobre el mapa los valores de la función para cada una de las combinaciones de entrada.
- Formar grupos de 1 (denominados términos o implicants primos) teniendo en cuenta las siguientes reglas:
 - El número de 1 de todos los grupos deberá ser potencia de 2.
 - Los grupos deberán poseer el mayor número de 1 posible.
 - Se cubrirán todos los 1 de la función mediante el menor número de grupos posible.
- De cada grupo de 1 realizado se obtendrá un término de la expresión mínima (término producto), que estará formado por el producto de todas aquellas variables que posean el mismo valor (0 ó 1) en todos los términos del grupo.
 - Si el valor de una variable es 0 aparecerá complementada en el término, y si es 1 aparecerá de forma directa.
- La expresión mínima de la función se obtendrá mediante la suma de todos los términos producto obtenidos anteriormente.

Ejemplo: $F(D, C, B, A) = \sum_4(0, 1, 2, 4, 5, 6, 8, 9, 12, 13, 14)$

DC \ BA	BA			
	00	01	11	10
00	1	1	0	1
01	1	1	0	1
11	1	1	0	1
10	1	1	0	0

Grupos formados
 $\{0, 1, 4, 5, 8, 9, 12, 13\} \Rightarrow \bar{B}$
 $\{0, 2, 4, 6\} \Rightarrow \bar{D}\bar{A}$
 $\{4, 6, 12, 14\} \Rightarrow C\bar{A}$

Expresión mínima disyuntiva
 $F = \bar{B} + \bar{D}\bar{A} + C\bar{A}$



Tema 3. Análisis y diseño de circuitos combinacionales

Diseño de circuitos combinacionales con puertas lógicas (Minimización de funciones completamente especificadas)

Obtención de la expresión mínima conjuntiva por el método de Karnaugh

Para obtener la expresión mínima conjuntiva por el método de Karnaugh deben seguirse los siguientes pasos:

- Representar el mapa de Karnaugh adecuado según el número de variables de entrada de la función.
- Indicar sobre el mapa los valores de la función para cada una de las combinaciones de entrada.
- Formar grupos de 0 (denominados términos o implicants primos) teniendo en cuenta las siguientes reglas:
 - El número de 0 de todos los grupos deberá ser potencia de 2.
 - Los grupos deberán poseer el mayor número de 0 posible.
 - Se cubrirán todos los 0 de la función mediante el menor número de grupos posible.
- De cada grupo de 0 realizado se obtendrá un término de la expresión mínima (termino suma), que estará formado por la suma de todas aquellas variables que posean el mismo valor (0 ó 1) en todos los términos del grupo.
 - Si el valor de una variable es 0 aparecerá en forma directa en el término, y si es 1 aparecerá complementada.
- La expresión mínima de la función se obtendrá mediante el producto de todos los términos suma obtenidos anteriormente.

Ejemplo: $F(D, C, B, A) = \prod_4(3, 7, 10, 11, 15)$

DC \ BA		BA			
		00	01	11	10
DC	00	1 ₀	1 ₁	0 ₃	1 ₂
	01	1 ₄	0 ₅	0 ₇	1 ₆
	11	1 ₁₂	1 ₁₃	0 ₁₅	1 ₁₄
	10	1 ₈	1 ₉	0 ₁₁	1 ₁₀


Grupos formados

$$\{3, 7, 11, 15\} \Rightarrow \bar{B} + \bar{A}$$

$$\{10, 11\} \Rightarrow \bar{D} + C + \bar{B}$$

Expresión mínima conjuntiva

$$F = (\bar{B} + \bar{A})(\bar{D} + C + \bar{B})$$



Tema 3. Análisis y diseño de circuitos combinacionales

Diseño de circuitos combinacionales con puertas lógicas (Minimización de funciones incompletas)

Para la minimización de funciones incompletas (aquellas que no están definidas para algunas combinaciones de las variables de entrada) se señalan con una X en el mapa de Karnaugh las casillas correspondientes a las condiciones de no importa.

El proceso de simplificación se realiza de forma similar a como se ejecuta para las funciones completamente especificadas.

Solo es necesario cubrir todos los unos (para obtener la expresión mínima disyuntiva), o todos los ceros (para obtener la expresión mínima conjuntiva).

De las condiciones de no importa sólo se utilizarán aquellas que permitan realizar grupos más grandes.

Ejemplo: Simplificar por el método de Karnaugh la siguiente función.

$$F(D, C, B, A) = \sum_4(0, 2, 12, 14) + \sum_\phi(5, 6, 7, 8, 9, 10)$$

BA \ DC	00	01	11	10
00	1 ₀	0 ₁	0 ₃	1 ₂
01	0 ₄	X ₅	X ₇	X ₆
11	1 ₁₂	0 ₁₃	0 ₁₅	1 ₁₄
10	X ₈	X ₉	0 ₁₁	X ₁₀


Grupos formados

$$\{0, 2, 8, 10\} \Rightarrow \overline{C}A$$

$$\{8, 10, 12, 14\} \Rightarrow D\overline{A}$$

Expresión mínima disyuntiva

$$F = \overline{C}A + D\overline{A}$$



Tema 3. Análisis y diseño de circuitos combinacionales

Diseño de circuitos combinacionales con puertas lógicas (Mapas de Karnaugh compactos de 5 variables)

Es posible construir un mapa de 5 variables a partir de mapas de 4 variables, según se observa a continuación. En este mapa, cada casilla representa a dos combinaciones de entrada. Para la primera de ellas, la quinta variable de la función vale "0" (combinaciones del 0 al 15) y para la segunda, la quinta variable vale "1" (combinaciones del 16 al 31).


- Para representar la función en el mapa se siguen las siguientes reglas (para obtener la expresión mínima disyuntiva):
 - Si los dos términos de una casilla forman parte de la función, se coloca un 1 en esa casilla.
 - Si sólo el primer término de una casilla pertenece a la función, se coloca en dicha casilla la quinta variable negada.
 - Si sólo el segundo término de una casilla pertenece a la función, se coloca en dicha casilla la quinta variable directa.
 - Si uno de los términos de una casilla pertenece a la función y el otro es condición de no importa, se coloca en dicha casilla un 1.
 - Si uno de los términos de una casilla no pertenece a la función y el otro es condición de no importa, se coloca en dicha casilla un 0.
 - Si ninguno de los términos de una casilla pertenece a la función se coloca en dicha casilla un 0.
 - Si ambos términos de una casilla son condiciones de no importa se coloca en dicha casilla una X.
- Para obtener los grupos se siguen las siguientes reglas:
 - Se cubren todos los unos que formen parte de la función mediante los grupos necesarios, sin agrupar la quinta variable y haciendo uso, si es posible, de las condiciones no importa.
 - Se cubre la quinta variable negada usando, si es posible, los unos y las condiciones no importa para obtener grupos más grandes.
 - Se cubre la quinta variable sin negar usando, si es posible, los unos y las condiciones no importa para obtener grupos más grandes.
- La expresión algebraica de cada grupo se obtiene igual, con la excepción de que aquellos grupos con la quinta variable directa o negada dentro de ellos deben añadir a su expresión algebraica esa quinta variable tal y como aparece en su interior (directa o negada).

Tema 3. Análisis y diseño de circuitos combinacionales

Diseño de circuitos combinacionales con puertas lógicas (Mapas de Karnaugh compactos de 5 variables)


Ejemplo: Simplificar por el método de Karnaugh la siguiente función.

$$F(E, D, C, B, A) = \sum_5(0, 1, 2, 3, 8, 10, 16, 17, 18, 19, 25, 27) + \sum_\phi(11, 14, 26, 30)$$



Expresión mínima disyuntiva

$$F = \bar{D}\bar{C} + \bar{C}B + \bar{E}CA + ECA$$



Tema 3. Análisis y diseño de circuitos combinacionales

Introducción a los lenguajes de descripción de hardware

En un principio, el diseño a partir de esquemáticos fue la forma habitual de diseño CAD (apoyado y almacenado en un computador).

Hoy en día ha sido sustituido (casi por completo) por su descripción funcional en texto (programa que detalla el funcionamiento de las diversas partes del circuito y/o la conexión entre ellas), utilizando para ello un lenguaje de descripción de *hardware* (**HDL. Hardware Description Language**).

La forma textual presenta numerosas ventajas:

- Suele requerir menor tiempo y esfuerzo para comprender lo que el circuito hace (sobre todo en el caso de sistemas complejos).
- Es independiente de la implementación a bajo nivel (en puertas lógicas, bloques, biestables y registros).
- Es directamente trasladable a los diversos dispositivos programables y a las diversas librerías de ASIC (*Application-Specific Integrated Circuit*).
- Resulta mucho más sencillo revisar e introducir modificaciones en el texto descriptor que en su esquema gráfico.

Una vez descrito un circuito mediante VHDL, basta con “compilar” la descripción sobre una librería de recursos, librería que dependerá del circuito físico con el que implementar el diseño funcional expresado en VHDL.

En la parte práctica de la asignatura utilizaremos unos dispositivos programables denominados **FPGA** (*Field Programmable Gate Array*) que permiten implementar circuitos que han sido descritos mediante VHDL.

Los lenguajes de descripción de hardware son parecidos a los lenguajes de programación pero, como se ha comentado anteriormente, están orientados a describir estructuras hardware y sus comportamientos. Se distinguen principalmente porque describen operaciones **en paralelo**.

Tema 3. Análisis y diseño de circuitos combinacionales

Introducción a los lenguajes de descripción de hardware (VHDL)

El lenguaje concreto que estudiaremos en la asignatura es **VHDL** (*VHSIC Hardware Description Language*, o más correctamente *Versatile Hardware Description Language*). Este lenguaje fue desarrollado inicialmente por el Departamento de Defensa de EEUU, convirtiéndose después en un lenguaje estándar del *IEEE* (*Instituto de Ingenieros Eléctricos y Electrónicos*). VHSIC son las iniciales de *Very High Speed Integrated Circuits*.

En VHDL se puede describir un circuito de tres formas diferentes:

- **Descripción estructural:** Cuando se emplea para describir interconexiones de componentes. Una descripción de este tipo se denomina también netlist.
- **Descripción de flujo de datos:** En este caso se describe su función en vez de su estructura y se lleva a cabo mediante sentencias concurrentes. Un ejemplo de este tipo de descripción son las ecuaciones booleanas.
- **Descripción algorítmica:** En este caso el circuito se describe mediante un algoritmo que representa el funcionamiento deseado.


Otra de las ventajas de usar VHDL es que se puede emplear una estructura HDL denominada **testbench** (banco de test), que sirve para verificar el correcto funcionamiento de un circuito.

Existen otros lenguajes de descripción de hardware, como por ejemplo **Verilog**, pero su difusión en el contexto europeo es mucho menor.

Tema 3. Análisis y diseño de circuitos combinacionales

Introducción a los lenguajes de descripción de hardware (VHDL)

A continuación se muestra un ejemplo de **descripción de flujo de datos** de un circuito sencillo realizado con puertas lógicas.



-- Ejemplo de descripción de flujo de datos.

```
library ieee;
use ieee.std_logic_1164.all;

entity FLUJO is
    port (D : in std_logic;
          C : in std_logic;
          B : in std_logic;
          A : in std_logic;
          F : out std_logic);
end FLUJO;


architecture A_FLUJO of FLUJO is
    signal N1, N2, N3, N4, N5: std_logic;

    begin
        N1 <= not D;
        N2 <= not B;
        N3 <= not A;
        N4 <= N1 and N3;
        N5 <= C and N3;
        F <= N4 or N2 or N5;
    end A_FLUJO;
```


Tema 3. Análisis y diseño de circuitos combinacionales

Introducción a los lenguajes de descripción de hardware (VHDL)

Ahora se muestra un ejemplo de **descripción estructural** del mismo circuito.



-- Ejemplo de descripción estructural.

```
library ieee;
```

```
library BIBLIOTECA; -- Biblioteca que contiene las primitivas de las puertas.
```

```
use ieee.std_logic_1164.all;
```

```
use BIBLIOTECA.FUNCIONES_PRIMITIVAS.all;
```

```
entity ESTRUCTURAL is
```

```
    port (D : in std_logic;
          C : in std_logic;
          B : in std_logic;
          A : in std_logic;
          F : out std_logic);
```

```
end ESTRUCTURAL;
```

```
architecture A_ESTRUCTURAL of ESTRUCTURAL is
```

```
    signal N1, N2, N3, N4, N5: std_logic;
```

```
begin
```

```
    I1: INV port map (in1 => D, out1 => N1);
```

```
    I2: INV port map (in1 => B, out1 => N2);
```

```
    I3: INV port map (in1 => A, out1 => N3);
```

```
    A1: AND2 port map (in1 => N1, in2 => N3; out1 => N4);
```

```
    A2: AND2 port map (in1 => C, in2 => N3; out1 => N5);
```

```
    O1: OR3 port map (in1 => N4, in2 => N2; in3 => N5; out1 => F);
```

```
end A_ESTRUCTURAL;
```